8位移位寄存器的设计

8位移位寄存器的设计

你是否正在寻找关于8位移位寄存器的内容？让我把最棒的东西奉献给你：

数字电路与逻辑设计实验报告

实验七8位移位寄存器的设计

班级 信息安全2班 姓名 张亮 学号20110806228

一、实验目的

熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言设计8位移位寄存器。

并且掌握组合逻辑电路的功能测试和时序仿真；学会运用逻辑图设计电路。

二、实验内容

用VHDL语言设计由边沿触发式D触发器构成的8位串入并出移位寄存器，并进行仿真与分析；

三、实验原理

? 逻辑电路的原理

8位移位寄存器的设计

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一位二进制代码，存放N位二进制代码的寄存器，需用n个触发器来构成。

按功能可分为：基本寄存器和移位寄存器，。移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

目前常用的集成移位寄存器种类很多，如74164、74165、74166、74595均为八位单向移位寄存器，74195为四位单向移存器，74194为四位双向移存器，74198为八位双向移存器。

逻辑图如图所示：

逻辑功能表

? 通过实验实现逻辑的原理

8位移位寄存器的设计

在CMOS移位

寄存器中，有的品种只具有串行或并行中的一种输入方式，但也有些品种同时兼有串行和并行两种输入方式。

串行输入的数据加到第一个寄存单元的D端，在时钟脉冲的作用下输入，数据传送速度较慢；并行输入的数据一般由寄存单元的R、S端送入，传送速度较快。

移位

第 1 页 共 7 页

以上就是关于8位移位寄存器的全部内容，相信你一定会非常满意。